Аппаратная часть→Троичный полный сумматор в двухбитной системе
На рисунке приведена схема троичного полного сумматора в троичной двухбитной, без состояния (1,1), двухпроводной системе.
Устройство представляет собой троичную неполную тринарную (трёхоперандную) функцию. Неполную, так как в разряде переноса бывает только два значения (0 и 1) из трёх.
Устройство состоит из дешифратора "бит переноса и два двухбитных двухпроводных трита в 18 строк" и ПЗУ на диодной матрице 18х3.
Инверторы на входе логических элементов "5И" объединены с логическими элементами "5И".
Андрей Куликов,
Мнения
001 На рисунке приведена схема троичного полного сумматора в троичной двухбитной системе после замены ПЗУ на диодной матрице 18х3 на логические элементы "6ИЛИ", "7ИЛИ" и "8ИЛИ" и удаления неработающего элемента.
004 Схема троичного полного сумматора в троичной двухбитной, без четвёртого (1,1) состояния, системе (BCT), работающего в троичной несимметричной системе счисления, с исправленной ошибкой в 12-й строке дешифратора.
002 Схема троичного полного сумматора в троичной двухбитной, без состояния (1,1), двухпроводной системе (BCT), работающего в троичной несимметричной системе счисления.
Исправлена ошибка в 12 строке диодной матрицы и удалены неработающие логические элементы в первой строке.003 Схема троичного полного сумматора в троичной двухбитной, без состояния (1,1), двухпроводной системе (BCT), работающего в троичной несимметричной системе счисления, с уменьшенным числом инверторов.
Инверторы на входах логических элементов "5И" заменены на 5 инверторов и 5 инверсных линий.005 
На рисунке приведён снимок модели троичного тринарного (трёхоперандного, полного) сумматора (трисумматора) в троичной несимметричной системе счисления в двухбитной (двухпроводной) системе троичных логических элементов в логическом симуляторе Atanua http://sol.gfxile.net/atanua/
006 Файл с моделью можно скачать со страницы http://andserkul.narod2.ru/troichnie_summatori/