Аппаратная часть→Троичный полный сумматор в двухбитной системе→Добавить мнение

На рисунке приведена схема троичного полного сумматора в троичной двухбитной, без состояния (1,1), двухпроводной системе.
Устройство представляет собой троичную неполную тринарную (трёхоперандную) функцию. Неполную, так как в разряде переноса бывает только два значения (0 и 1) из трёх.
Устройство состоит из дешифратора "бит переноса и два двухбитных двухпроводных трита в 18 строк" и ПЗУ на диодной матрице 18х3.
Инверторы на входе логических элементов "5И" объединены с логическими элементами "5И".