Архив→Аппаратная часть→Троичный двухбитный двухпроводный сумматор в троичной симметричной системе счисления Фибоначчи
На рисунке приведена схема троичного двухбитного без состояния (1, 1) двухпроводного полного бинарного (двухоперандного) одноразрядного сумматора выполняющего троичную тринарную (с полным тритом переноса из предыдущего разряда) логическую функцию полного сложения в троичной симметричной системе счисления Фибоначчи.
Устройство состоит из дешифратора "3 двухбитных (без состояния (1, 1)) трита в 27 строк" и ПЗУ на диодной матрице 27х4. Диодная матрица соответствует таблице состояний тринарной троичной логической функции сложения в троичной симметричной системе счисления Фибоначчи.
На вход устройства подаются три двухбитных (без состояния (1, 1) двухпроводных трита: трит переноса из предыдущего разряда - TC и два трита двух слагаемых - T1 и T2.
На выходе устройства образуется двухразрядная (двухтритная) сумма, состоящая из старшего трита суммы - TC (трит переноса в следующий разряд) и младшего разряда суммы - TS
Андрей Куликов,
Мнения
001 
Снимок модели троичного тринарного (трёхоперандного, полного) сумматора-вычитателя в троичной симметричной системе счисления в двухбитной системе троичных логических элементов в логическом симуляторе Atanua http://sol.gfxile.net/atanua/
Файл с моделью в логическом симуляторе Atanua можно скачать со страницы http://andserkul.narod2.ru/troichnie_summatori/