Аппаратная часть→Трёхуровневые логические элементы

В http://jeff.tk:81/wiki/Trinary/Circuits#D.3.2._Inverters на фиг.5 приведена схема трёхуровневого ("однопроводного") троичного логического инвертора Лукасевича, а на фиг.6 приведены графики напряжений в зависимости от напряжения на входе логического элемента.
Приведённый элемент действительно имеет три пороговых состояния, но среднее, нулевое состояние - среднеимпедансное, с сопротивлением около 12/2=6 кОм, а не низкоимпедансное, как это должно быть. В этом состоянии открыты оба транзистора и через оба транзистора и резисторы RP и RN течёт ток. Резисторы RP и RN при этом образуют делитель напряжения со средней точки которого снимается нулевое среднеимпедансное напряжение.
Такая схема имеет ряд недостатков.
1. Схема критична к разбросу напряжений открывания и закрывания транзисторов, т.е. критична ко многим параметрам многих элементов схемы.
2. В нулевом состоянии через оба транзистора и оба резистора течёт, что ухудшает экономичность схемы по сравнению с КМОП схемами.
3. Из-за среднеимпедансного нулевого состояния нагрузочная способность инвертора очень низкая, по сравнению с нагрузочной способностью КМОП схем.

В работе А.Кушнерова http://314159.ru/kushnerov/kushnerov1.pdf на рис.4 приведена правильная трёхуровневая схема с тремя управляемыми ключами. Нулевое состояние таких схем низкоомное, нагрузочная способность инвертора - высокая. Во всех трёх состояниях схема почти не потребляет тока, т.е. по экономичности соизмерима с КМОП схемами.
Четырёхтранзисторный инвертор Лукасевича на такой схеме приведён на рис.7.

Андрей Куликов, 28.08.2009 19:09