Аппаратная часть→Каким мог бы быть контроллер двоичной памяти для троичной ЭВМ.→Добавить мнение
В теме "Будет ли создан троичный компьютер?" (http://trinary.ru/discussions/144) я высказал мнение, что для троичного компьютера нужно "разрабатывать архитектуру и прочее, совместно с их двоичной реализацией". В частности потребуется "контроллер памяти, который мог бы в стандартных двоичных модулях памяти хранить троичные данные". Кое-какие намётки реализации я и хочу здесь изложить.
Как хранить троичные данные в двоичной памяти? Запросто, с некоторой потерей КПД его использования.
Например очевидно,что в при помощи 2-х битов (4 значения) можно хранить и/или передавать 1 трит (три значения). Соответственно, при помощи 8-ми битов (256 значений) уже 5 тритов (243 значения), и так далее. Часть возможных значений будет всегда теряться, так как нет и не может быть двух равных между собой степеней двойки и тройки (все положительные степени двойки чётны, все положительные степени тройки нечётны), но коэффициент этих потерь будет уменьшаться по мере того, как будет расти размер порции двоичных битов, отводимых под хранение максимально для них возможного числа тритов. Для примера приведу несколько таких вариантов, из числа самых экономичных комбинаций (незначащие нули спереди у чисел для выравнивания):
Nбит | Mтрит | КПД (3^M/2^N)
002 | 001 | 0,75
008 | 005 | 0,94922
027 | 017 | 0,96217
046 | 029 | 0,97530
065 | 041 | 0,98860
149 | 094 | 0,99067
233 | 147 | 0,99274
317 | 200 | 0,99481
401 | 253 | 0,99689
485 | 306 | 0,99898
Далее, вплоть до комбинации 1155 битов на 729 тритов, комбинаций с более высоким КПД не встречается.
Если создать некий контроллер, который смог бы преобразовывать троичные адреса и троичные данные с одной стороны (назовём эту сторону "интерфейс процессора") в двоичные адреса и двоичные данные (пусть она называется "интерфейс модулей памяти") то проблема создания памяти, подходящей для троичного процессора, будет решена. А с тем, что КПД использования ёмкости двоичных модулей памяти не сможет стать равным 1 придётся смириться, мне эти потери кажутся оправданными.
Как хранить троичные данные в двоичной памяти? Запросто, с некоторой потерей КПД его использования.
Например очевидно,что в при помощи 2-х битов (4 значения) можно хранить и/или передавать 1 трит (три значения). Соответственно, при помощи 8-ми битов (256 значений) уже 5 тритов (243 значения), и так далее. Часть возможных значений будет всегда теряться, так как нет и не может быть двух равных между собой степеней двойки и тройки (все положительные степени двойки чётны, все положительные степени тройки нечётны), но коэффициент этих потерь будет уменьшаться по мере того, как будет расти размер порции двоичных битов, отводимых под хранение максимально для них возможного числа тритов. Для примера приведу несколько таких вариантов, из числа самых экономичных комбинаций (незначащие нули спереди у чисел для выравнивания):
Nбит | Mтрит | КПД (3^M/2^N)
002 | 001 | 0,75
008 | 005 | 0,94922
027 | 017 | 0,96217
046 | 029 | 0,97530
065 | 041 | 0,98860
149 | 094 | 0,99067
233 | 147 | 0,99274
317 | 200 | 0,99481
401 | 253 | 0,99689
485 | 306 | 0,99898
Далее, вплоть до комбинации 1155 битов на 729 тритов, комбинаций с более высоким КПД не встречается.
Если создать некий контроллер, который смог бы преобразовывать троичные адреса и троичные данные с одной стороны (назовём эту сторону "интерфейс процессора") в двоичные адреса и двоичные данные (пусть она называется "интерфейс модулей памяти") то проблема создания памяти, подходящей для троичного процессора, будет решена. А с тем, что КПД использования ёмкости двоичных модулей памяти не сможет стать равным 1 придётся смириться, мне эти потери кажутся оправданными.
,