Архив→Аппаратная часть→Троичный трёхбитный триггер на трёх RS-триггерах
На рисунке приведена схема троичного трёхбитного триггера RS1S2 (S0S1S2) на трёх обычных двоичных RS-триггерах на двух логических элементах 2ИЛИ-НЕ. Схема управления триггера выполнена на трёх логических элементах 2ИЛИ. Триггер работает в трёхбитном одноединичном коде: 001, 010, 100.
1. Триггер имеет три устойчивых состояния: Q2Q1Q0=001, Q2Q1Q0=010 Q2Q1Q0=100.
2. В режиме хранения на все три входа триггера подаются сигналы логического нуля S2S1S0=000.
3. Для перевода триггера в любое из трёх устойчивых состояний на соответствующий вход триггера (S0, S1 или S2) подают сигнал логической единицы, который переключает выбранный разряд в "1", а два других разряда в "0". После снятия управляющего сигнала триггер остаётся в выбранном состоянии.
Приложение: Снимки трёх устойчивых состояний модели троичного трёхбитного триггера RS1S2 (S0S1S2) на трёх двоичных RS-триггерах в логическом симуляторе Atanua http://sol.gfxile.net/atanua/
Андрей Куликов,
Мнения
001 
Приложение.
003 Файл с моделью троичного RS1S2(S0S1S2)-триггера на трёх двоичных RS-триггерах (2х2ИЛИНЕ) в трёхбитной одноединичной системе троичных логических элементов в логическом симуляторе Atanua можно скачать со страницы http://andserkul.narod2.ru/troichnie_triggeri/
002 Форум ожидает массовый слив домашних упражнений выполненных на бесплатной версии симулятора для начинающих.
А что, заменить в верхних плечах триггеров элементы 2ИЛИ-НЕ на 3ИЛИ-НЕ не догадаться было? Схемка то упростится!