Аппаратная часть→Троичный двухуровневый триггер
Троичный двухуровневый триггер строится на трёх трёхвходовых мажоритарных клапанах с инверсией охваченных системой обратных связей. Выход каждого клапана соединяется со входами двух других клапанов. На три оставшихся входа и землю подаются три входных сигнала управления в потенциальной инверсной логике. Выходной сигнал снимается с трёх выходов и земли. При подаче низкого уровня на любой из входов триггер переключается в соответствующее состояние. После снятия управляющего сигнала триггер остаётся в новом состоянии. По своим свойствам данный троичный двухуровневый триггер соответствует RS-триггеру в двоичной логике. Испытания на макете подтвердили работоспособность данного троичного триггера. Каждый мажоритарный клапан был построен на одном транзисторе КТ315 с сопротивлением нагрузки в коллекторной цепи. К базе каждого транзистора были подключены три сопротивления ( Резистивно Транзисторная Логика, РТЛ). Величина сопротивлений была такой, что при наличии высокого уровня только на одном входе транзистор оставался закрытым, а при наличии высокого уровня на двух или трёх входах транзистор открывался. Напряжение питания 4,5 Вольта от трёх гальванических элементов по 1,5 Вольта каждый. В серии КМОП микросхем К561 есть микросхема "три мажоритарных клапана с инверсией в одном корпусе" на которой также можно построить троичный двухуровневый триггер, аналогичный RS-триггеру в двоичной логике.
Андрей Куликов ,
Мнения
001 а можно уточнить где испытания проводились?
003 Испытания проводились дома.
002 Очень хочется посмотреть принципиальную схему триггера. Опубликуйте ссылку, пожалуйста.
004 В настоящее время у меня нет возможности загружать изображения и рисоовать схемы. Один из моих знакомых нарисовал схему этого триггера по словесному описанию по телефону, из этого можно сделать вывод, что словесное описание достаточно для того, что бы нарисовать схему этого триггера по словесному описанию.
Если у Вас имеется возможность загружать изображения или рисовать схемы, то Вы можете нарисовать её и разместить на сайте, если будут неточности, то я постараюсь дать словесное описание неточностей.005 В близжайшие дни будет добавлена возможность загружать изображения на сайт.
009 В статье "Троичный триггер ("flip-flap-flop"), на рис.1(b) приведена схема подобного троичного двухуровневого триггера, но на элементах 3ИЛИ-НЕ. Система обратных связей в этом триггере полностью совпадает с системой обратных связей троичного двухуровневого триггера на трёх трёхвходовых мажоритарных клапанах.
[ http://www.goldenmuseum.com/1411FlipFlap_rus.html Троичный триггер ("flip-flap-flop"), Рис.1(b)]010 http://trinary.ru/forum/view/4/5
тут обсуждали этот сайт и признали его не совсем научным011 При проверке логики работы этой схемы на листочке бумаги получилось, что комтринация 0-1-0 на выходах возможна при комтринации на входах всей схемы 0-0-0, при этом на входах левого элемента "3ИЛИ-НЕ" комтринация 0-0-1, среднего - комтринация 0-0-0, правого - комтринация 1-0-0. При подаче на левый вход схемы "1" для переключения, на входах левого элемента "3ИЛИ-НЕ" вместо комтринации 0-0-1 получается комтринация 0-1-1, но для элемента "3ИЛИ" эта перемена к изменению состояния на выходе не приводит, для элемента "3ИЛИ" одна единица, две единицы и три единицы дают один и тот же результат - единица на выходе, тоже и для элемента "3ИЛИ-НЕ", т.е. и всё устройство не переключается, а остаётся в прежнем состоянии, т.е. это устройство неработает. Слышал от других людей, что в науке и отрицательный результат - тоже результат. Если в этой схеме вместо трёх элементов "3ИЛИ-НЕ" поставить три трёхвходовых мажоритарных клапана с инверсией (три переключателя по большинству с переворотом), которые на схемах обозначают как ">=2", то она станет работоспособной.
038 В предыдущем сообщении, по моей вине была допущена ошибка. Вышеописанный триггер на трёх элементах 3ИЛИ-НЕ действительно имеет три устойчивых состояния и переключается, но подачей сигнала переключения не на один вход, как было рассмотрено в предыдущем сообщении, а подачей сигнала переключения на два входа из трёх. Прошу прощения за допущенную по моей вине ошибку.
098 Принципиальная схема триггера приведена на странице 6 в блоке 082.
116 Схема двухуровневого троичного триггера на трёх мажоритарных клапанах с инверсией (трёх переключателях по большинству с переворотом "3ППБ-НЕ").
006 Q0 Q1 Q2
------|------ --------|--------- -------|--------
/ -----о----- \\ / -------о------ \\ / -------о------- \\
/ | >=2 | \\ / | >=2 | \\/ | >=2 | \\
| ----------- /\\ --------------- / \\ --------------- |
|____| | |__/ \\____| | |__/ \\__| | |_____|
| | |
S0 S1 S2
Если буквы не сдвинутся, то появится некое подобие схемы троичного двухуровневого триггера, прошу прощения за качество рисунка.007 Буквы сдвинулись, прошу прощения. Редакторы текста без сдвига букв иногда обладают большими возможностями, чем со сдвигом.
041 Троичный двухуровневый триггер на трёх элементах 3ИЛИ-НЕ
Троичный двухуровневый триггер на трёх элементах 3ИЛИ-НЕ, схема и описание его работы, опубликован в статье "Троичный триггер ("flip-flap-flop")" http://www.goldenmuseum.com/1411FlipFlap_rus.html на сайте "Музей Гармонии и Золотого Сечения" http://www.goldenmuseum.com/ (авторы музея А.П.Стахов - д.т.н., профессор, академик Академии инженерных наук Украины и А.А.Слученкова) в главе "Компьютеры Фибоначчи" в разделе "Троичный зеркально-симметричный процессор"013 Троичный двухуровневый триггер на трёх элементах 4И-НЕ
Если в трёх четырёхвходовых элементах 4И-НЕ выход каждого из трёх элементов соединить со входами двух других элементов, а оставшиеся шесть входов объединить в три пары, одна пара на два элемента, то получится троичный двухуровневый триггер на трёх элементах 4И-НЕ. При подаче логической "1" на одну из пар эта пара переключается в логические "0", а третий элемент в логическую "1". При снятии управляющего сигнала, устройство остаётся в новом состоянии.122 Схема трёхбитного троичного триггера на трёх четырёхвходовых логических элементах 4И-НЕ.
129 Подобный трёхбитный троичный триггер с немного усложнённой схемой управления применён в асинхронном регистре сдвига описанном в патенте "SU374663 Asynchronous shift register", В. П. Морин и Е. Е. Попов http://dxdy.ru/topic1670-15.html.
039 Троичный двухуровневый триггер на трёх элементах 3И-НЕ
Если в трёх трёхвходовых элементах 3И-НЕ выход каждого из трёх элементов соединить со входами двух других элементов, то получится троичный двухуровневый триггер на трёх элементах 3И-НЕ. Это устройство имеет три устойчивых состояния: Q(0,1,1), Q(1,0,1), Q(1,0,1) при трёх "1" на трёх входах и переключается в любое из трёх состояний подачей сигнала переключения (два "0") на два из трёх входов. При подаче на входы сигналов S(0,0,1) устройство переключается в состояние Q(1,1,0), после снятия сигналов переключения (на всех трёх входах три "1" S(1,1,1) ) устройство остаётся в новом состоянии. При подаче на входы сигналов S(0,1,0) устройство переключается в состояние Q(1,0,1), при подаче на входы сигналов S(1,0,0) устройство переключается в состояние Q(0,1,1).040 Прошу прощения, в предыдущем сообщении по моей вине была допущена ошибка в третьем состоянии. Три устойчивых состояния: Q(0,1,1), Q(1,0,1), Q(1,1,0).
117 Схема двухуровневого трёхбитного троичного триггера на трёх трёхвходовых логических элементах 3И-НЕ.
123 На среднем входе нижнего элемента должно быть обозначение "S0".
Прошу прощения за ошибку.
144 
На рисунке приведены снимки трёх устойчивых состояний модели троичного трёхбитного триггера на трёх логических элементах 3И-НЕ со схемами индикации и управления от кнопок при нажатии подающих на схему только высокий уровень в логическом симуляторе в реальном времени - Atanua http://www.rlocman.ru/shem/schematics.html?di=46686.
012 Троичный двухуровневый триггер на трёх элементах 4ИЛИ-НЕ
Если в трёх четырёхвходовых элементах 4ИЛИ-НЕ выход каждого элемента соединить со входами двух других элементов, а оставшиеся шесть входов объединить в три пары, одна пара на два элемента, то получится троичный двухуровневый триггер на трёх элементах 4ИЛИ-НЕ. Три входных сигнала управления подаются на три входные пары и "землю", три выходных сигнала снимают с трёх инверсных выходов и "земли". Подача "1" на одну пару приводит к переключению этой пары в "0", а третьего элемента в "1". После снятия управляющего сигнала устройство остаётся в новом состоянии до следующего переключения.014 Если я правильно понимаю, то речь идёт про двоино-троичный код?
015 Словосочетание "двоично-троичный" неоднозначно.
В одних случаях его могут понимать как двоичное представление троичных чисел, в этом случае два двоичных разряда представляют один троичный разряд, при этом одно состояние двух двоичных разрядов из четырёх возможных не используется, другими словами - это двоичная эмуляция троичной системы.
В других случаях, более понятных людям немного знакомым с электроникой, имеют ввиду троичный триггер, построенный на двухуровневых элементах двоичной логики (РТЛ, ДТЛ, ТТЛ, ЭСЛ, МОП, КМОП), но из-за системы обратных связей работающий в троичной системе. Этот триггер не является двоичной эмуляцией, а имеет точно три устойчивых состояния без избыточного четвёртого состояния, как это бывает при двоичной эмуляции. На слэнге такие троичные триггеры иногда называют "честные" троичные триггеры, чтобы отличить их от двоичных эмуляций с четырьмя состояниями.
Разница между двоичной эмуляцией и "честным" троичным триггером заключается в том, что в "честной" троичной системе происходит уменьшение аппаратных затрат, т.е. уменьшение числа транзисторов при одинаковой ёмкости регистра или оперативной статической памяти.
Для объяснения этого иногда приводят следующий пример: на шести логических элементах (инвертор с логикой на входе) можно построить три двоичных триггера, которые "считают" до восьми, на тех же шести логических элементах можно построить два "честных" троичных двухуровневых триггера, которые "считают" до девяти. При дальнейшем увеличении числа инверторов с логикой на входе разница ещё более возрастает.
Вы набрали словосочетание "двоино-троичный код", на форуме есть подраздел с различными названиями в троичной системе, Ваше название нужно туда прибавить, не плохо звучит и воинство упоминается и "двоино" по сравнению с "двоично" кажется более величественно, а "двоично" как то мелко.
Тогда предлагаю в тот же подраздел названия "двоинно", "троино", "троинно" может куда и сгодится.
Пожалуйста уточните вопрос, а то может не о том печатаю.016 "Вы набрали словосочетание "двоино-троичный код", на форуме есть подраздел с различными названиями в троичной системе, Ваше название нужно туда прибавить, не плохо звучит и воинство упоминается и "двоино" по сравнению с "двоично" кажется более величественно, а "двоично" как то мелко.\
Тогда предлагаю в тот же подраздел названия "двоинно", "троино", "троинно" может куда и сгодится."
Столько букв из-за простой опечатки ) Но если вам так нравится это слово - можете использовать.017 Зачастую в новых областях, да и в старых тоже, не хватает слов-названий, поэтому новые слова нужно собирать в словарик, который на форуме есть. Например, до сих пор нет удачных слов для сокращений "постоянный ток (ПТ)" и "переменный ток (ПТ)", в английском такие сокращения есть "AC/DC", соответственно нет хорошего сокращения для названий "двигатель постоянного тока (ДПТ)" и "двигатель переменного тока (ДПТ)". Приблизительно в таком же состоянии находится и терминология в цифровой технике, особенно в троичной области.
"Двоично-троичный" - в электронике непонятно двоичная эмуляция троичного триггера двумя двоичными триггерами с избыточным четвёртым состоянием или действительно троичный триггер с тремя состояниями без избыточного четвёртого на двоичных элементах. Терминология не выработана, удачных названий с удачными сокращениями почти нет. При таком состоянии дел новые слова могут очень пригодиться.020 При разночтениях конкретное значение определяется контекстом.
018 Долги нужно отдавать, в том числе и слова-термины, временно заимствованные, из-за отсутствия собственных слов-терминов, из других языков-наречий. Нужно вырабатывать собственные слова-термины, а долги-займы нужно отдавать.
021 Есть предложение вернуться к теме и больше не отвлекаться на подобные (переходящие в очень странные) рассуждения.
019 Собственно более подробно про эти триггеры написано на http://ru.wikipedia.org/wiki/Троичный_триггер
И собственно не понятно что дают эти двухуровневые триггеры?
023 Двухуровневые троичные триггеры дают:
понимание того, что трёхуровневые троичные триггеры являются не единственно возможным устройством с названием "троичный триггер";
возможность построения троичных логических устройств на стандартных двухуровневых элементах РТЛ, ДТЛ, ТТЛ, ТТЛШ, ЭСЛ, N-МОП, КМОП;
при построении троичных регистров и троичной статической памяти позволяют уменьшить аппаратные затраты (число инверторов с логикой на входе);
более широкое понимание основ цифровой техники.
022 Господа, в рамках темы, обсуждаемой в http://www.trinary.ru/forum/view/5/17 хотелось бы получить описание работы вашего триггера не в плане электрических сигналов, которые там циркулируют, а описание его применения для хранения состояния тритов
024 В троичной двухуровневой системе входные сигналы подаются по четырём проводам (три "фазных" и "земля"), выходные сигналы снимаются также по четырём проводам (три "фазных" и "земля").
Входные сигналы могут подаваться как с других троичных двухуровневых устройств, так и с трёх разрядов обычных двоичных устройств (одно из четырёх возможных состояний не используется).
Выходные сигналы также могут поступать как на другие двухуровневые троичные устройства, так и на три разряда обычных двоичных устройств (одно из четырёх возможных состояний не используется).
Описанный триггер является аналогом RS-триггера в двоичной цифровой технике, поэтому запись в него тритов, хранение в нём тритов и считывание из него тритов возможны, но не очень удобны, как и в RS-триггерах, но на его основе могут быть построены троичные двухуровневые аналоги счётного триггера и триггера данных (D-триггера), в котором запись тритов, хранение тритов и считывание тритов более удобны, как и в D-триггерах обычной двоичной цифровой техники.025 А разве двух проводов недостаточно?
2 бита = 4 значения, а нужно только 3.
В троичных ЭВМ просто все 3 значения идут по 1 проводу.026 Электрический ток идёт только в замкнутой цепи, в токовой петле. Токовая петля состоит из двух проводов (одна пара). В токовой петле обязательно нужен второй "обратный", "нулевой", "общий", "земляной", "массовый" провод.
Существуют две системы троичной логики:
трёхуровневая, в которой все три значения (трит) передаются по одной паре проводов (один "сигнальный" второй "земляной") тремя уровнями напряжения, своего рода последовательный микроинтерфейс на один троичный трёхуровневый разряд;
двухуровневая, в которой три значения (трит) передаётся параллельно по трём парам проводов (три "сигнальных" и три "земляных"), в некоторых случаях три "земляных" провода можно объединить в один "общий" и получается четыре провода (три "сигнальных" и один "общий", "земляной"). Такая система очень похожа на систему трёхфазного переменного тока Доливо-Добровольского в электротехнике. Получается своего рода параллельный микроинтерфейс для одного троичного разряда.
Известно, что параллельная передача данных имеет большее быстродействие, чем последовательная передача данных, поэтому, если нужна ЭВМ с высоким быстродействием, то нужно применять двухуровневую троичную систему.
2 бита (2 двоичных разряда) передаются по двум парам проводов, в некоторых случаях "земляные" провода можно объединить, всего получается три провода. Такая система тоже возможна для передачи одного трита в двухуровневой троичной системе, как и в электротехнике для передачи вращательного магнитного поля достаточно двух "фаз" и "земли", но на практике получила наибольшее распространение трёхфазная система из-за большей надёжности. Так и в двухуровневой троичной логике для передачи одного трита достаточно двух "сигнальных" и одного "земляного" провода, но для большей надёжности желательно три "сигнальных" провода и один "земляной" провод. Для ещё большей надёжности нужно передавать трит по трём отдельным парам проводов.
028 Обычно в схемотехнике "земля" подразумевается, и говорят тока об эффективных проводах, никто не говорит о том что электроны будут перемещаться по воздуху :)
И даже, если учитывать "землянной" провод, получается требуется только 3 провода. По двум передаётся 4 разных состояния.029 Похоже обстояло дело и в электроприводе. Для передачи вращательного электромагнитного поля достаточно двух фаз - синусной и косинусной, такая система (конденсаторный двигатель) применяется в бытовой технике и в некоторых малозначимых приборах. Но в промышленности, где кроме вращения требуется ещё и надёжность вращения двухфазная система широкого распространения не получила, а трёхфазная система, не смотря на некоторую избыточность, из-за большей надёжности получила значительно большее распространение.
Так и в двухуровневой троичной системе для передачи одного трита достаточно двух двоичных разрядов, четыре провода (два сигнальных и два земляных) или три провода (два сигнальных и один общий земляной), но передача трита тремя двоичными разрядами по трём парам проводов или четырём (три сигнальных и одна общая земля) более надёжна.030 То есть в двоичной технике у одноразрядного процессора 4 входа, у 8-разрядного — 32?
031 В троичной двухуровневой цифровой технике у одного разряда регистра или ячейки статической памяти три входных пары проводов (три сигнальных провода и три "земляных"), в некоторых случаях три "земляных" провода можно объединить в один общий "земляной" провод, тогда получается четыре провода (три сигнальных ("фазных") и общий "земляной". У восьмиразрядного регистра 24 сигнальных провода и один общий "земляной", если это возможно по помехоустойчивости.
Самый простой процессор - это полный сумматор, один разряд которого имеет два параллельных входа для двух слагаемых, в случае троичной двухуровневой "трёхфазной" логики - это три провода одного слагаемого, три провода второго слагаемого и три выходных провода плюс общая "земля".
027 По моей вине была допущена ошибка.
При передаче трита с трёх двоичных разрядов обычных двоичных устройств и при поступлении трита на три двоичных разряда обычных двоичных устройств неиспользуется не одно состояние из четырёх возможных, а пять состояний из восьми возможных.
Прошу прощения за допущенную ошибку.032 То есть я правильно понимаю, что у обычного RS-триггера если на вход set подается 1, то на quit будет 1, а если 1 подается на quit будет 0.
Тогда мне не совсем понятно как одним проводом снимать 3 уровня сигнала с триггера. Поэтому у троичного триггера используется 3 выхода (причем один и только один из них может быть установлен в 1), соответсвенно только один вход может быть установлен в 1, правда в отличие от выходов, все входы могут быть установлены в 0.033 Обычный RS-триггер подачей единицы на вход Reset устанавливается в 0 (Q=0), а подачей единицы на вход Set устанавливается в 1 (Q=1).
В троичных трёхуровневых триггерах с одного выхода (два провода "сигнальный" и "земля") передаются три состояния троичного трёхуровневого триггера тремя разными уровнями напряжения (низкое, среднее, высокое).
В троичных двухуровневых триггерах три выходных "сигнальных" провода и общая "земля". В "прямой логике" (в "прямом коде") только один из трёх выходов может быть установлен в "1", соответственно только на один из трёх входов может быть подана "1". Обычное состояние на входах троичного двухуровневого триггера - три "0" на всех трёх входах (состояние хранения). При необходимости переключения, на один из трёх входов подаётся "1", троичный двухуровневый триггер переключается в одно из трёх состояний, в зависимости от того на какой из трёх входов подана "1", после снятия "1" троичный двухуровневый триггер остаётся в новом состоянии.
В "инверсной логике" обычное состояние на входах (состояние хранения) - три "1", подача "0" на один из входов переключает троичный двухуровневый триггер в соответствующее одно из трёх состояний. При этом только на одном из трёх выходов может быть "0". Описанные три троичных двухуровневых триггера могут работать как в "прямой логике" (в "прямом коде"), так и в "инверсной логике" (в "обратном коде").034 Как я понимаю, нельзя использовать 3 уровня сигнала типа "отрицательный", "нулевой" и "положительный" как при передаче в сети Ethernet
035 Три уровня для передачи информации использовать можно, но тогда Вы окажетесь в трёхуровневой троичной системе с её плюсами и минусами:
+ число проводов меньше, чем в троичной двухуровневой,
- необходимость разработки и налаживания выпуска логических элементов всех уровней, от низших до высших,
- быстродействие ниже, чем троичной двухуровневой системы,
- более сложный триггер и все устройства на его основе: счётчики, регистры, полусумматоры, полные сумматоры, арифметико логические устройства, процессоры, статическая оперативная память,
- большая вероятность сбоев типа "проскок" и "ложная фиксация",
- большие относительные аппаратные затраты по сравнению с троичной двухуровневой системой,
- надёжность меньше, чем надёжность троичной двухуровневой системы и обычной двоичной системы,
- сложное согласование с существующими двоичными устройствами.
При передаче информации двумя уровнями Вы окажетесь в двухуровневой троичной системе с её плюсами и минусами:
+ большее быстродействие, чем троичной трёхуровневой системы и обычной двоичной системы,
+ использование разработанных и выпускаемых промышленностью логических элементов низшего уровня и части логических элементов более высоких уровней,
+ меньшие относительные аппаратные затраты по сравнению с троичной трёхуровневой системой и со многими обычными двоичными устройствами,
+ простое согласование с существующими двоичными устройствами,
+ отсутствие сбоев вида "проскок" и "ложная фиксация",
+ большая надёжность, чем троичной трёхуровневой системы и обычной двоичной системы,
- большее число проводов, чем в троичной трёхуровневой.
081 Прошу прощения в последнем предложении блока 033 по моей вине была допущена ошибка.
В прямом и в инверсном коде может работать только троичный двухуровневый триггер на трёх трёхвходовых мажоритарных клапанах с инверсией (на трёх переключателях по большинству с переворотом (3ППБ-НЕ)).
Троичные двухуровневые триггеры на элементах 3ИЛИ-НЕ (Стахова) и на элементах 4ИЛИ-НЕ, как и обычный RS-триггер на двух элементах 2ИЛИ-НЕ, работают только в прямом коде.
Троичные двухуровневые триггеры на элементах 3И-НЕ и на элементах 4И-НЕ, как и обычный RS-триггер на двух элементах 2И-НЕ, работают только в инверсном коде.
145 
На рисунке приведены снимки трёх устойчивых состояний модели троичного трёхбитного триггера на трёх логических элементах 4ИЛИ-НЕ с индикацией на светодиодах и с управлением от кнопок при нажатии подающих на схему только высокий уровень в логическом симуляторе в реальном времени - Atanua http://www.rlocman.ru/shem/schematics.html?di=46686. Эквиваленты логических элементов 4ИЛИ-НЕ собраны на логических элементах 3ИЛИ-НЕ и 2ИЛИ.
042 А за счёт чего в троичной двухуровневой системе скорость будет выше чем в троичной трёхуровневой или обычной двоичной?
044 В троичной двухуровневой (параллельной) системе один трит передаётся параллельно за один такт. В троичной трёхуровневой (последовательной) системе один трит передаётся последовательно за три такта. Из этого следует, что при элементах (транзисторах) с одинаковой максимальной частотой скорость передачи данных в троичной двухуровневой (параллельной) системе в три раза выше, чем в троичной трёхуровневой (последовательной) системе.
В обычной двоичной системе за один такт передаётся один бит, который меньше одного трита. Из этого следует, что при элементах (транзисторах) с одинаковой максимальной частотой скорость передачи данных в троичной двухуровневой (параллельной) системе выше, чем в обычной двоичной системе.045 Для начала определимся с терминами. Далее под троичной системой понимается троичная трёхуровневая система, под двоично-троичной понимается троичная двухуровневая система.
Касательно быстродействия работы... По моему дело обстоит иначе, а именно:
в троичной системе также как и в двоичной, по однопроводному каналу связи единица информации передаётся за 1 такт, то есть за 1 такт в троичной системе передаётся 1 трит, а в двоичной передаётся 1 бит, таким образом получаем что в троичной за один такт передается 1,585 бита, то есть в 1,585 раз больше чем в двоичной.
Что же касательно двоично-троичной системы, то для того чтобы передать 1 трит информации по однопроводному каналу связи требуется 2 такта, потому чтоо в этой системе сигналы передаются двумя уровнями а нужно передать три уровня, для этого приходится передавать 1 троичный сигнал двумя двоичными (2^2=4). И при этом передаётся не 2 бита, а 1 трит, то есть 1,585 бита. Из чего получаем что двоично-троичная система в 1,2 раза медленнее чем двоичная, и в 2 раза медленнее чем троичная.
Если же говорить что канал связи не однопроводный, то всё равно, соотношение скорости сохраняется. Так под двупровдному каналу связи в двоично-троичной за такт передаётся 1 трит (1,585 бит), в двоичной же будет 2 бита, а в троичной передастся 2 трита (3,17 бит).
Таким образом по параметрам быстродействия двоично-троичная система не только уступает троичной в 2 раза, но также уступает на 20% даже двоичной.046 По моей вине в предыдущих сообщениях была допущена ошибка: в троичной трёхуровневой системе один троичный разряд (т.р.) (трит) из-за трёхуровневости действительно передаётся за один такт, а не за три такта, как это я ошибочно считал раньше в предыдущих сообщениях. Большое спасибо Александру за внимательность. Прошу прощения за допущенную по моей вине ошибку.
Таким образом и в троичной трёхуровневой системе и в троичной двухуровневой системе один троичный разряд (т.р.) (трит) передаётся за один такт, но в троичной двухуровневой системе два уровня дискретизации, а в троичной трёхуровневой системе
три уровня дискретизации, которые, в первом приближении, потребуют в полтора раза большую верхнюю граничную частоту элементов (усилителей, транзисторов). Это значит, что при элементах (усилителях, транзисторах) с одинаковой максимальной частотой троичная трёхуровневая система будет иметь быстродействие в полтора раза меньшее, чем троичная двухуровневая система.048 В троичной трёхуровневой системе за один такт передаётся один трит, который больше одного бита, но в троичной трёхуровневой системе три уровня квантования-дискретизации, которые потребуют, в первом приближении, в 1,5 раза большую верхнюю граничную частоту логических элементов (инвертирующих усилителей с логикой на входе), что означает, что при элементах с одинаковой верхней граничной частотой быстродействие троичной трёхуровневой системы окажется почти такой же, как и обычной двоичной системы.
Так как троичная двухуровневая система имеет три сигнальных провода и четвёртый "общий" и этим отличается от обычной двоичной и троичной трёхуровневой систем, то приведённый способ сравнения быстродействия неправомочен. Уменьшение числа проводов до двух сигнальных и одному "общему" (двухпроводный канал связи) приводит в другую систему, которая уже не является троичной двухуровневой системой.
Таким образом троичная трёхуровневая система по быстродействию почти не отличается от обычной двоичной (из-за трёх уровней дискретизации и требования приблизительно в 1,5 раза большей верхней частоты элементов) и, приблизительно, в 1,5 раза (из-за трёх уровней дискретизации и требования приблизительно в 1,5 раза большей верхней частоты элементов) уступает троичной двухуровневой системе.051 Частота дискретизации и уровни дискретизации не связаны,
то есть не может идти никакой речи про большую верхнюю граничную частоту логических элементов, что означает что двоичная-троичная уступает по быстродействию троичной.
Что же касается кол-ва проводов, если привести к равным условиям все три системы, то есть как вы утвержаете для двоично-троияной требуется 4 провода (3 сигнальных и 1 общий), то двоичная в таких условиях будет передавать за такт 3 бита (3 провода = 3 бита) что означает что двоичная система будет в 1.8 раз быстрее вашей двоично-троичной, которая по трем сигнальым передаст только 1 трит за такт. А что же касаемо троичной то она по трём сигнальным проводам передаст за такт 3 трита, что соответственно в 3 раза больше чем двоично-троичная, другими словами в такой ситуации троичная система в 3 раза быстрее двоично-троичной.052 Словосочетание "частота дискретизации" обычно используется при цифровом преобразовании аналоговых сигналов. В данном же случае цифровой сигнал представлен тремя дискретными уровнями. При передаче трёхуровневых сигналов потребуется большая верхняя граничная частота элементов, что означает, что при одинаковой верхней граничной частоте элементов скорость передачи данных в одном разряде троичной двухуровневой системы будет больше, чем в одном троичном разряде трёхуровневой системы.
Приводя к "равным условиям" по проводам, вы не учитываете другие аппаратные затраты.
Два троичных двухуровневых триггера строятся на шести инверторах с логикой на входе и за один такт передают два трита, т.е. девять кодов-чисел.
На тех же шести инверторах с логикой на входе можно построить три двоичных триггера, которые передают за один такт восемь кодов-чисел, т.е. на один код меньше.
При дальнейшем увеличении числа инверторов с логикой на входе объём и скорость передачи данных из регистра в регистр или в ОЗУ в троичной двухуровневой системе будет ещё больше.
В литературе описаны две разновидности двоичного RS-триггера (на двух элементах 2И-НЕ и на двух элементах 2ИЛИ-НЕ, т.е. на двух инверторах с логикой на входе) на основе которого построена двоичная вычислительная техника.
В разделе форума "Аппаратная реализация троичной ЭВМ" описаны пять разновидностей троичных двухуровневых триггеров (на трёх элементах 3ППБ-НЕ, на трёх элементах 3И-НЕ, на трёх элементах 3ИЛИ-НЕ, на трёх элементах 4И-НЕ, на трёх элементах 4ИЛИ-НЕ), которые строятся на трёх инверторах с логикой на входе, в простейшем случае на трёх транзисторах.
В опубликованном проекте Стива Грабба http://www.trinary.cc/
блок-схема одного троичного трёхуровневого триггера состоит из 11 блоков, каждый из которых построен на трёх-пяти транзисторах, т.е. минимум 33 транзистора на один триггер.
А в вашем триггере сколько инверторов и транзисторов?135 По вине автора в блоке 052 была допущена ошибка.
В троичной трёхуровневой системе формы сигналов более гладкие, т.е. более низкочастотные и имеют более узкий спектр, чем двухуровневые сигналы. При одинаковых частотных свойствах элементов, троичная трёхуровневая система имеет приблизительно в 1,5 раза большую тактовую частоту и быстродействие.
133 По вине автора в блоке 048 была допущена ошибка.
Из-за трёхуровневости в троичной трёхуровневой системе формы сигналов более плавные, т.е. более низкочастотные. При одинаковых частотных свойствах элементов, тактовую частоту в троичной трёхуровневой системе можно увеличить приблизительно в 1,5 раза, т.е. трёхуровневая система обладает приблизительно в 1,5 раза большим быстродействием по сравнению с двухуровневыми системами.
Прошу прощения за допущенную по моей вине ошибку.
085 О числе 1,585... и битах.
Двоичный логарифм числа 3 действительно приблизительно равен 1,585... , но не битов, а двоичного логарифма от 1 бита.
Двоичный логарифм числа 2 равен 1, но не биту, двоичному логарифму от 1 бита.
Т.е. 1 трит = 3, 1 бит = 2, из этого следует, что 1 трит = 3/2=1,5 битам. В данном случае применять двоичный логарифм от 3 и двоичный логарифм от 2 нет нужды.086 В другом предложении Вы пишете "передаётся 1 трит (1,585 бит)".
Двоичный логарифм числа 3 действительно приблизительно равен 1,585... , но не бита, а двоичного логарифма от 1 бита (от 2), который равен 1.
Из текста следует, что 1 трит считается за 3 простые единицы, а 1 бит считается за 2 простые единицы, поэтому 1 трит = 3/2=1,5 простых единиц и привлекать здесь двоичный логарифм 3, приблизительно равный 1,585..., и двоичный логарифм 2 равный 1 и в данном случае нет нужды.
043 На мой взгляд двухуровневая троичная система:
1. Сомнительно что буде большее быстродействие, чем троичной трёхуровневой системы и обычной двоичной системы.
2. Сомнительно что будет меньшие относительные аппаратные затраты по сравнению с троичной трёхуровневой системой и со многими обычными двоичными устройствами.
3. Будет точно большее число проводов, чем в троичной трёхуровневой.
4. Кол-во аппаратуры будет больше для реализации одного и того же чем в двоичной или трёхуровневой троичной.
5. Сомнительно что будет большая надёжность, чем троичной трёхуровневой системы и обычной двоичной системы.047 1. В троичной двухуровневой системе и в троичной трёхуровневой системе один троичный разряд (т.р.) (трит) передаётся за один такт, но в троичной двухуровневой системе два уровня дискретизации, а в троичной трёхуровневой системе - три уровня дискретизации, которые потребуют, в первом приближении, в полтора раза большую верхнюю граничную частоту логических элементов (усилителей), т.е. при одинаковой верхней граничной частоте логических элементов (инвертирующих усилителей с логикой на входе) быстродействие троичной двухуровневой системы выше, чем троичной трёхуровневой.
2. В троичной двухуровневой системе аппаратные затраты меньше, чем в обычной двоичной. Пример: на шести инверторах с логикой на входе можно построить три обычных двоичных триггера, которые вмещают 2^3=8 кодов-чисел. На тех же шести инверторах с логикой на входе можно построить два троичных двухуровневых триггера, которые вмещают 3^2=9 кодов-чисел, т.е. при одинаковых аппаратных затратах ёмкость троичных двухуровневых триггеров и устройств на их основе (регистров, сумматоров, ячеек статической оперативной памяти) больше, чем ёмкость обычных двоичных триггеров и устройств на их основе. При дальнейшем увеличении числа инверторов с логикой на входе, ёмкость троичных двухуровневых устройств увеличивается быстрее, чем ёмкость обычных двоичных устройств.
Аппаратные затраты в троичной трёхуровневой системе значительно больше аппаратных затрат в троичной двухуровневой системе (пример: блок-схема троичного трёхуровневого триггера в проекте Стива Грабба http://www.trinary.cc/ и блок-схема троичного двухуровневого триггера в проекте А. П. Стахова http://www.goldenmuseum.com/1411FlipFlap_rus.html ).
3. При рассмотрении передачи одного трита из одного троичного разряда в другой троичный разряд в троичной двухуровневой системе проводов действительно больше - три сигнальных вместо одного и один общий, четыре вместо двух. Но при рассмотрении общего числа проводов в элементарной троичной ячейке - триггере, в троичной трёхуровневой системе из-за большей сложности суммарное число проводов на один триггер во многих случаях оказывается большим, чем в троичной двухуровневой системе (пример: блок-схема троичного трёхуровневого триггера в проекте Стива Грабба http://www.trinary.cc/ и блок-схема троичного двухуровневого триггера в проекте А. П. Стахова http://www.goldenmuseum.com/1411FlipFlap_rus.html ).
4. Аппаратные затраты рассмотрены в пунктах 2. и 3.
5. Избыточность кодирования (три сигнальных провода вместо двух) позволяет обнаруживать ошибки при передаче данных, а в случае ошибки в одном подразряде позволяет обнаруживать и исправлять ошибки при передаче данных.049 Так, мои подозрения начинают переходить в разряд уверенности. Ссылки на голден и Стахова дают повод.
055 Что касательно схем с сайта goldenmuseum...
Во-первых приведённая схема двоично триггера не соответствует действительности. Данная схема просто напросто не является триггером. Приведённый элемент на схеме просто не может хранить неизменным своё значение.
Настоящие двоичные RS-триггеры строятся на двух элементах И-НЕ. И способны сохранять неизменным своё состояния. Посмотрите на схемы и принцип работы двоичных RS-триггеров, хотя бы на http://ru.wikipedia.org/wiki/Триггер
Во-вторых приведённая схема "flip-flap-flop" для хранения одного трита использует аж 3 разряда (3 бита), что уж ну никуда не годится.
3 бита это 8 кодов, а 1 трит только 3 кода. То есть налицо явное расточительство аппаратных ресурсов.
Ни говоря уже о вопросе работоспособности приведённой схемы.061 В статье "Троичный триггер ("flip-flap-flop")" http://www.goldenmuseum.com/1411FlipFlap_rus.html приведено описание этого устройства на трёх логических элементах 3ИЛИ-НЕ в котором доказывается, что это устройство имеет три устойчивых состояния: ACB(0,1,0), ACB(1,0,0) и ACB(0,0,1) при трёх нулях на входах SIR(0,0,0) (режим хранения), и переключается в любое из трёх состояний подачей двух единиц на входы, элементы которых нужно переключить в "0", при этом третий элемент переключается в "1", после снятия управляющих сигналов (на входах SIR(0,0,0)), устройство остаётся в новом состоянии. Таким образом, описанное устройство является троичным двухуровневым триггером - аналогом RS-триггера в двоичной цифровой технике.
В описанном устройстве для хранения одного трита используется не 3 двоичных разряда, которые строятся на шести логических элементах (два элемента на один разряд-триггер), а три двухуровневых логических элемента.
На шести двухуровневых логических элементах можно построить три двоичных триггера, которые вмещают 2^3=8 кодов-чисел, на тех же шести двухуровневых логических элементах можно построить два троичных двухуровневых триггера, которые вмещают 3^2=9 кодов-чисел, при увеличении числа логических элементов ёмкость троичных двухуровневых устройств превосходит ёмкость обычных двоичных устройств ещё больше.062 Данное устройство может находиться в 8 состояниях:
1. ACB(0,0,0)
2. ACB(0,0,1)
3. ACB(0,1,0)
4. ACB(0,1,1)
5. ACB(1,0,0)
6. ACB(1,0,1)
7. ACB(1,1,0)
8. ACB(1,1,1)
Но только 3 из них остаются без изменения (сохраняются):
ACB(0,1,0)
ACB(1,0,0)
ACB(0,0,1)
И только переводом SIR в (0,0,0)
Как правильно охарактеризовать данное устройство?
Является ли оно триггером?
А тем более троичным?
Как можно говорить об отсутствии аппаратной избыточности когда для того что бы оперировать с 3-мя состояниями используется 3 проводника.
Для сравнения в двоичной схемотехнике 3 проводника обеспечивают параллельную передачу 3 бита информации (8 кодов).
Троичная система по 3 проводникам параллельно передаёт 3 трита (4,755 бит, 27 кодов).
А предложенная система только 1,585 бит (3 кода).
Вот вам и аппаратная избыточность.063 По поводу наименования...
Я бы назвал это устройство двоичный тристабильный трёхвходовый двоичный элемент.065 В 8 состояниях могут находиться не связанные цепями перекрёстных обратных связей три элемента 3ИЛИ-НЕ при соответствующих сигналах на входах. Не связанные цепями перекрёстных обратных связей три элемента 3ИЛИ-НЕ не обладают памятью.
Так как в данном устройстве все три элемента 3ИЛИ-НЕ охвачены цепями обратных связей, то оно уже не может находиться в 8 состояниях, а только в трёх, при этом появляется свойство запоминания - память.
Два элемента 2ИЛИ-НЕ или два элемента 2И-НЕ обычного двоичного RS-триггера, не связанные цепями перекрёстных обратных связей, имеют 4 состояния AB(0,0), AB(0,1), AB(1,0), AB(1,1), но RS-триггер, из-за сцепленности цепями обратных связей, имеет только два устойчивых состояния AB(0,1) и AB(1,0), причём в случае элементов 2ИЛИ-НЕ режиму хранения соответствуют сигналы на входах SR(0,0).
При закреплении "1" на входе I (монтажная "1") и исключении выхода C данное устройство работает как обычный двоичный RS-триггер.
Из сопоставления схем RS-триггера и данного устройства и похожести работы данного устройства на работу RS-триггера
следует, что данное устройство является троичным двухуровневым триггером, аналогичным RS-триггеру в обычной двоичной цифровой технике.
Аппаратные средства состоят из двух частей:
1. логические элементы,
2. проводники, связывающие логические элементы в устройства.
Проводники не могут передавать информацию без логических элементов, поэтому для правильного соизмерения всех трёх (а может и больше (рассмотреть четверичную двухуровневую и четверичную четырёхуровневую системы)) систем необходимо учитывать обе составляющие аппаратных средств. Вы же считаете только одну составляющую - проводники.
Обычная двоичная цифровая техника является основным, центральным направлением.
Троичная двухуровневая, четверичная двухуровневая, пятиричная двухуровневая, ... , n-ичная двухуровневая, (n+1)-ичная двухуровневая, ... являются дополнением обычной двоичной системы с одной стороны (увеличение числа проводов) со своими достоинствами и недостатками.
Троичная трёхуровневая, четверичная четырёхуровневая, пятиричная пятиуровневая, ... , n-ичная n-уровневая, (n+1)-ичная (n+1)-уровневая, ... являются дополнением обычной двоичной системы с другой стороны (увеличение числа уровней) со своими достоинствами и недостатками.
Но сайт троичный и эти рассуждения выходят за его границы, а подраздел "троичный двухуровневый триггер" в котором опубликованы пять разновидностей троичных двухуровневых триггеров.
В разделе "Аппаратная реализация троичной ЭВМ" подраздела "троичные трёхуровневые триггеры" нет вовсе. Троичный трёхуровневый триггер из проекта Стива Грабба http://www.trinary.cc/ состоит из 11 блоков, каждый блок из 3-5 транзисторов, т.е как минимум 33 транзистора на один триггер-разряд, а троичный двухуровневый триггер, в простейшем случае, строится на 3-х транзисторах с логикой на входе.
Если элементы и узлы уравнять в "правах", то в троичном триггере Стива Грабба 33+3(один вход и один выход+"земля")=36 составляющих, а в троичном двухуровневом 3+7(три входных, три выходных и "земля")=10 составляющих, а так как стоимость одного элемента и одного проводника на кристалле кремния разные и зависят от технологии, которая постоянно меняется, то при соизмерении необходимо ввести постоянно меняющиеся весовые коэффициенты. Это с учётом только внешних проводников, а ещё нужно учесть и проводники внутри триггеров.
По числу проводников обыч
066 А вы представляете что значить предлагаемая система?
В современных двоичных процессорах количество контактов достигло 1366. То есть если на секунду представить что ваша "троичная двухуровневая система" сможет развиться до процессора, то в такой процессоре (по аналогии) будет более 3000 контактов :)067 Да кстати, про память ещё...
DDR3 имеет 240 контактов, по аналогии получаем более 600 контактов для вашей системы.
Пусть теперь читатели представят что за чудо платы будут,
на которых надо будет развести тысячи и тысячи проводников :)
087 "передаёт 3 трита (4,755 бит, 27 кодов)".
"только 1,585 бит (3 кода)".
В обоих случаях одна и та же ошибка: 1 трит почему то считается за 1,585 бит.
Двоичный логарифм 3 действительно приблизительно равен 1,585..., но не бита, а двоичного логарифма числа 2 (1 бита), который равен 1.
Из текста опять следует, что 1 трит считается за 3 простых единицы, а один бит за 2 простых единицы, но зачем то для соотношения берутся двоичные логарифмы этих величин да ещё [двоичнологарифмическому биту] приписывается размерность простого [бит]а. "Не мудурствуй лукаво". В данном случае 1 трит =3/2=1,5 битам и для определения соотношения привлекать двоичный логарифм 3 и двоичный логарифм 2 нет нужды.
064 Не могу не выразить своего личного мнения.
На ссылке, помимо избыточной схемы приведено некое словесное описание, которое, как предполагают авторы, достаточно для того чтобы понять что словесное описание достаточно для того чтобы понять словесное описание. Ничуть не более того. Кроме того, я должен обратить внимание читателей на то, что на приведенной ссылке не только нет ничего более чем словесное описание, которое, как предполагают авторы, достаточно для того чтобы понять что словесное описание достаточно для того чтобы понять словесное описание, а даже наоборот - совсем не может считаться достаточным, так как данное словесное описание представляет собой исключительно фантазию авторов на тему триггеров, и там вообще нет каких-либо упомянутых доказательств. В дополнение хочу отметить, что полноценные троичные элементы строятся иначе, чем двоичные и предположение о том, что объединение псевдотроичных моно- и многовходовыходовых элементов приведёт исключительно к увеличению связей, что очевидно влечёт снижение надёжности и серьезно повышает трудоёмкость сборки и отладки, а следовательно исходное предположение о применимости подобных псевдотроичных элементов не иначе как ложно.
Троичные элементы надо строить как троичные, а не как набор фантазий на тему троичных элементов. При верном подходе к проектированию количество связей и базовых элементов будет заметно ниже, чем при реализации посредством двоичных имитаций.068 Есть некоторые области в математике и в других науках, в которых существуют мысль и словесно-логические описания, тем не менее эти области существуют и другие люди по словесно-логическим описаниям определяют правильность или ложность или соотношение правильного к ложному в высказываниях других авторов.
В области логических элементов и схем, кроме проверки логики работы схемы в уме или на листочке бумаги есть ещё способ программно-логической проверки схем и паяльники с элементами.
Схема троичного двухуровневого триггера на трёх мажоритарных клапанах была разработана на листочке бумаги, затем был построен и проверен макет на трёх транзисторах КТ315 и девяти сопротивлениях, позже была написана логическая программа, которая также подтвердила работоспособность разработанного устройства.
Позже был проведён поиск в патентной библиотеке на Бережковской набережной в которой были найдены три патента в разделе "Устройства с основаниями отличными от 2" похожие друг на друга и отличавшиеся дополнительными элементами, после отброса которых проявилась схема прототипа на трёх логических элементах 4И-НЕ по обозначению логических элементов на схеме предположительно разработки США.
Позже в Интернете, на сайте А.П.Стахова http://www.goldenmuseum.com/1411FlipFlap_rus.html была найдена схема и описание работы троичного двухуровневого триггера на трёх логических элементах 3ИЛИ-НЕ.
Все схемы имеют одинаковую систему обратных связей. Проверка логики работы схемы троичного двухуровневого триггера на трёх элементах 3ИЛИ-НЕ на листочке бумаги подтвердила работоспособность этой схемы. Имеющие компьютер и средство программирования могут проверить работоспособность этой и других схем программно-логически. Имеющие паяльник и логические элементы могут проверить работоспособность этой и других схем на макете. Имеющие бумагу и ручку могут проверить работоспособность этой и других схем логически.
069 Поищите лучше схемы Варшавского, Институт прикладной математики РАН.
143 
На рисунке ниже приведены снимки трёх устойчивых состояний модели троичного трёхбитного триггера на трёх логических элементах 3ИЛИ-НЕ А.П.Стахова со схемой управления от кнопок при нажатии подающих на схему только высокий уровень в логическом симуляторе в реальном времени - Atanua http://www.rlocman.ru/shem/schematics.html?di=46686.
136 По вине автора в пункте 1. блока 047 была допущена ошибка.
Троичная трёхуровневая система имеет более гладкий вид сигналов, т.е. более низкочастотна и имеет более узкий спектр частот по сравнению с двухуровневыми системами, т.е. имеет приблизительно в 1,5 раза большее быстродействие, чем двухуровневые системы.
Прошу прощения за допущенную ошибку.137 Расскажите, что наконец-то всё таки убедило в том, что троичная трёхуровневая система лучше?
138 Из сообщения в блоке 136 не следует, что троичная трёхуровневая система лучше, а следует только то, что в троичной трёхуровневой системе формы сигналов более плавные, более низкочастотные, спектр частот таких сигналов уже, чем спектр частот двухуровневых систем, теоретически возможно большее быстродействие, чем в двухуровневых системах, данных о практических стендовых испытаниях по соизмерению частотных свойств этих систем нет.
Троичная трёхуровневая система хорошо подходит для логической операции отрицания (инверсии) Лукасевича http://ru.wikipedia.org/wiki/Троичная_логика, при этом форма сигнала становится ещё более гладкой, спектр ещё более узким, а система ещё более высокочастотной.
Троичная трёхбитная система хорошо подходит для логических операций вращение вперёд (RotF) и вращение назад (RotB) http://ru.wikipedia.org/wiki/Троичная_логика.139 Вот оно что
140 Многое зависит и от физической реализации трёхуровневой системы.
Так, например, троичный трёхуровневый триггер на более чем 33-х транзисторах из проекта Стива Грабба, заведомо будет иметь меньшее быстродействие, чем многие простые троичные трёхбитные триггеры (на 3-х транзисторах).
053 Триггер, это конечно сложно, но если судить по тому, что я тут прочитал, в принципе он реализуем.
Интересно было бы узнать мнение насчет троичной ячейки оперативной памяти. Двоичная память на конденсаторах может хранить 2 состояния: заряжено - разряжено, а как быть с 3 состояниями?
Может получится использовать принцип "заряжено - разряжено - заряжено с обратной полярностью"?
Кто как считает???054 Мысль простая и поэтому хорошая.
В троичных ЭВМ быстродействующую, но дорогую, память, как и в двоичных компьютерах SRAM, нужно строить на статических троичных двухуровневых триггерах, а медленнодействующую, но дешёвую, как и в двоичных компьютерах DRAM, нужно строить на динамических конденсаторных элементах с тремя состояниями "заряжено-разряжено-заряжено с обратной полярностью".
Осталось разработать один троичный элемент динамической памяти с тремя состояниями (-,0,+), схемы записи, регенерации и чтения.057 Современная магнитно-резистивная память отлично подходит для хранения трёх состояний.
058 А как насчет чтения - записи - регенерации?
059 В том типе памяти, о котором я написал, этот цикл отсутствует. Принцип хранения памяти основан на использовании спина частиц. Каждая ячейка памяти может находиться в одном о четырех состояний. В двоичной интерпретации два из них обозначают устойчивые двоичные состояния (0 и 1), два других используются для управления выборкой и контроля ошибок. Управление и контроль ошибок реализованы программно в соответствующих контроллерах, которые можно перепрограммировать под другие варианты интерпретации состояний.
060 Так же стоит обратить внимание на незаслуженно забытый элемент под названием параметрон. Раньше он рассматривался как один из потенциально применимых для использования в качестве базовой многозначной ячейки памяти, однако впоследствии был вытеснен более дешёвыми в производстве двоичными элементами. Сейчас, в связи с бурным развитием нанотехнологий и соответствующим резким сокращением затрат на производство параметронов, японские инженеры вновь предлагают применять их в области вычислительной техники.
096 При чтении из такой ячейки понадобится не один, а два компаратора (sense amplifier (comparator) на схеме http://ru.wikipedia.org/wiki/Файл:Square_array_of_mosfet_cells_read.png ).
Один компаратор делит входное напряжение на два уровня:
входное напряжение меньше напряжения сравнения - "0",
входное напряжение больше напряжения сравнения - "1".
Два компаратора делят входное напряжение на три уровня:
входное напряжение меньше напряжения сравнения1 - "-1",
входное напряжение больше напряжения сравнения1, но меньше напряжения сравнения2 - "0",
входное напряжение больше напряжения сравнения2 - "+1".
Для записи данных понадобится аппаратный преобразователь из обычного двоичного двухуровневого кода в троичный трёхуровневый код.
Теоретически такая память из-за более широкого спектра трёхуровневой системы будет в 1,5 раза медленнее, ёмкость одного элемента увеличивается с 2 до 3 кодов-чисел, а ёмкость всего массива с 2^16=65 536 чисел-кодов до 3^16=43 046 721 кодов-чисел для массива ячеек 4 на 4. Для массивов с большим числом колонок и строк увеличение ёмкости будет ещё большим.
Такую память можно применять и в обычных двоичных устройствах и в троичных двух- и трёхуровневых устройствах.
Остаётся невыясненым вопрос о надёжности (помехоустойчивости) такой памяти, будет ли она больше надёжности обычной двоичной динамической памяти, не изменится или уменьшится.
Для повышения надёжности записи данных можно рассмотреть применение кодов с исправлением ошибок http://ru.wikipedia.org/wiki/Коды_исправляющие_ошибки .134 По вине автора в блоке 096 была допущена ошибка.
Троичная трёхуровневая система более гладкая, более низкочастотна, имеет боле узкий спектр частот и приблизительно в 1,5 раза большее быстродействие, чем двухуровневые системы.
Прошу прощения за допущенную по моей вине ошибку.
072 И так, подведём итог данной темы.
Так называемый «троичный двухуровневый триггер», правильнее именовать трёхвходовый тристабильный двоичный элемент.
Элемент может сохранять три состояния: (1,0,0), (0,1,1), (0,1,0).
Состояние не меняется если входы установлены в (0,0,0).
Другие состояния не являются стабильными.
Элемент можно собрать как модель или как физическое устройство, на пример на элементах 3ИЛИ-НЕ.
Что касательно реального использования, возможно для каких-то целей действительно данное устройство применимо.
В качестве триггера в псевдотроичных (двоично-троичных, троичных двухуровневых) данное устройство применимо быть не может, из-за особенностей реализации (3 канала для 1 трита),
так как во-первых это очень высокая аппаратная избыточность,
во-вторых такая система плохо интегрируется с существующими двоичными системами.073 Так как в работе "Системы счисления (продолжение)" http://potan.livejournal.com/91399.html описывается, что в компьютерах (процессорах), созданных Хитогуровым в МИФИ, с 4-ричной системой счисления одно четверичное значение передаётся по 4 сигнальным проводам (на одном высокое, на трёх - низкое), то заявление, что троичный двухуровневый триггер не может быть применим в троичных ЭВМ (псевдотроичных, двоично-троичных, троичных двухуровневых) из-за передачи одного троичного значения по 3 сигнальным проводам, нельзя считать обоснованным.
Из особенностей компьютера "Курск" и делаемого процессора Хитогурова отмечается, что он реализован на стандартной элементной базе, 4-х стабильный триггер в них отсутствует, быстродействие вдвое более высокое, чем в обычных двоичных компьютерах, аппаратные затраты тоже вдвое большие.074 Так как в троичной двухуровневой системе применяются стандартные двоичные элементы двоичных РТЛ, ДТЛ, ТТЛ, МОП, КМОП логик, то заявление, что троичная двухуровневая система "плохо интегрируется с существующими двоичными системами" не соответствует действительности.
077 Элементы действительно стандартные,
однако обсуждаемое устройство для передачи одного сигнала
использует 3 канала для 3-х сигналов,
в тоже время двоичная логика использует 1 канал для 2-х сигналов.
А теперь попробуйте предоставить простую схему согласования
этих двух систем, скажем требуется передать трит из данного устройства в двоичное устройство.078 Ложность первого предложения:
в случае обсуждаемого устройства один двухуровневый сигнальный провод считается за 1 сигнал, в случае же двоичной логики один двухуровневый провод считается за 2 сигнала.
Более правильно или 3 сигнала и 1 сигнал или 6 сигналов и 2 сигнала, но и этот способ сравнения - неправильный.
Ответ на второе предложение и последний тезис из блока 072 от 31 декабря 2008, 13:03 что "такая система плохо интегрируется с существующими двоичными системами":
так как в троичной двухуровневой системе применяются стандартные элементы стандартных двоичных логик РТЛ, ДТЛ, ТТЛ, МОП, КМОП, со стандартными уровнями сигналов, то эта система хорошо интегрируется с существующими двоичными системами простым соединением нужных проводников, при этом не требуется схем согласования уровней, как при согласовании ТТЛ-КМОП или КМОП-ТТЛ, например, для передачи одного трита из данного устройства в двоичное устройство нужно просто соединить четырьмя проводниками три выхода и массу троичного двухуровневого триггера с тремя разрядами и массой двоичного устройства.
079 У вас очень интересная интерпретация.
А наделе всё как и было сказано выше :)
А именно:
в обсуждаемой устройстве для передачи сигналов минимально требуется 3 канала;
в двоичном же устройстве для передачи сигналов требуется 1 канал.
Что касается согласования...
Да действительно можно соединить по схеме указной у вас.
При этом получаем что для передачи 1,585 бит требуется столько оборудования (3 разряда), сколько может обеспечить передачу 3 бит – как следствие избыточность оборудования.080 Для передачи одного трита требуется один троичный двухуровневый разряд (триггер), состоящий из трёх инверторов с логикой на входе, и четыре провода - три сигнальных и один общий.
Для передачи трёх битов требуется три двоичных разряда (триггера), состоящих из 2*3=6 инверторов с логикой на входе и четыре провода - три сигнальных и один общий.
Как можно заметить, в случае передачи одного трита оборудования требуется на три инвертора с логикой на входе меньше, чем при передаче 3-х битов.088 "для передачи 1,585 бит".
Опять та же самая ошибка.
Двоичный логарифм числа 3 (1 трита) приблизительно равен 1,585... единиц, но не битов. Двоичный логарифм числа 2 (1 бита) равен 1. Если считать отношение логарифмов, то отношение двоичного логарифма 1 трита (числа 3) к двоичному логарифму 1 бита (числа 2) приблизительно равно 1,585... относительных единиц или, в крайнем случае, [двоичнологарифмическому биту], но не простому [бит]у.089 Обобщаю:
трёхуровневая одноканальная система обеспечивает передачу 1,585 единиц информации на один канал;
двухуровневая одноканальная система обеспечивает передачу 1 единицы информации на канал;
двухуровневый трёхканальный триггер описанный в теме работает в двухуровневой трёхканальной системе, которая обеспечивает передачу 1,585 единиц информации на все 3 канала.090 В этом списке не хватает двухуровневой двухканальной системы, которая передаёт 1 трит (ёмкость которого равна 3 кодам (числам), а двоичный логарифм ёмкости приблизительно равен 1,585...), т.е. 3/2=1,5 кода (числа) на канал или в двоичнологарифмическом виде 1,585.../2=1,2925... двоичнологарифмических единиц информации на канал (согласно принятой в таблице системе).
Опять обращаюсь к электротехнике, в которой есть однофазная система (подобна одному каналу в таблице), двухфазная система (подобна двухканальной системе) и трёхфазная система (подобная трёхканальной системе). В электротехнике, независимо от числа проводов (два в однофазной системе, три в двухфазной системе или четыре в трёхфазной системе) каждую из трёх систем считают за одну линию электропередачи и есть теорема в которой доказывается, что трёхфазная линия передаёт большую мощность, чем однофазная.
Если подобно электротехнике считать каждую систему независимо от числа проводов или каналов за одну линию, и не брать двоичный логарифм от 3 и 2, то:
1. трёхуровневая одноканальная система (линия) передаёт 1 трит (3 кода (числа)) за один такт, т.е. в 3/2=1,5 раза больше, чем обычная двоичная система, но требует в 1,5 раза большей верхней граничной частоты элементов, итого
ТрёхуровневыйОбъёмПередачиДанныхЗаОдинТакт=
=ОбычныйДвоичныйОбъёмПередачиДанныхЗаОдинТакт*1,5/1,5=
=ОбычныйДвоичныйОбъёмПередачиДанныхЗаОдинТакт или
(3 кода (числа) за один такт)/1,5=(2 кода (числа) за один такт),
2. двухуровневая одноканальная система (линия) передаёт 1 бит (2 кода (числа)) за один такт,
3. двухуровневая двухканальная система (линия) передаёт 1 трит (3 кода (числа)) за один такт,
4. двухуровневая трёхканальная система (линия) передаёт 1 трит (3 кода (числа)) за один такт.
Из приведённой таблицы следует, что увеличение объёма передаваемых данных в 1,5 раза происходит только в системах 3. и 4.
075 В тексте, автор во втором трите допустил ошибку. Три состояния элемента: (1,0,0), (0,0,1), (0,1,0).
076 Действительно опечатка.
Правильно: (1,0,0), (0,0,1), (0,1,0)
082 
По просьбе Андрея Куликова, отрисовал схему на 3-х мажоритарных клапанах.
091 Троичный двухуровневый трёхразрядный триггер на трёх элементах 2ИЛИ-НЕ.
Если у трёх двухвходовых элементов 2ИЛИ-НЕ выходы Q0, Q1, Q2 каждого из трёх элементов соединить со входами двух других элементов, то получится троичный двухуровневый трёхразрядный триггер на трёх элементах 2ИЛИ-НЕ. Это устройство работает в прямом коде, имеет три устойчивых состояния Q(1,0,0), Q(0,1,0), Q(0,0,1) и переключается в любое из трёх состояний подачей сигнала переключения ("1") на одну из трёх линий Q0, Q1 или Q2, которые используются и для чтения и для записи, как в ячейках двоичной статической сверхоперативной памяти SRAM ( http://ru.wikipedia.org/wiki/SRAM_(память) ).119 Схема трёхбитного троичного триггера на трёх логических элементах 2ИЛИ-НЕ.
092 Троичный двухуровневый трёхразрядный триггер на трёх элементах 2И-НЕ.
Если у трёх двухвходовых элементов 2И-НЕ выходы Q0, Q1, Q2 каждого из трёх элементов соединить со входами двух других элементов, то получится троичный двухуровневый трёхразрядный триггер на трёх элементах 2И-НЕ. Это устройство работает в инверсном коде, имеет три устойчивых состояния Q(0,1,1), Q(1,0,1), Q(1,1,0) и переключается в любое из трёх состояний подачей сигнала переключения ("0") на одну из трёх линий Q0, Q1 или Q2, которые используются и для чтения и для записи данных, как в ячейках двоичной статической сверхоперативной памяти SRAM ( http://ru.wikipedia.org/wiki/SRAM_(память) ).118 Схема троичного трёхбитного триггера на трёх двухвходовых логических элементах 2И-НЕ.
093 Вышеописанные два троичных двухуровневых трёхразрядных триггера можно использовать для построения троичной сверхоперативной памяти, подобной двоичной SRAM ( http://ru.wikipedia.org/wiki/SRAM_(память) ).
094 О названии вышеописанных устройств.
Два слова в названии этих устройств "двухуровневый (двоичный) трёхразрядный" можно заменить одним двойным словом "трёхбитный", в котором отражается и двухуровневость (двоичность) и трёхразрядность.
Таким образом новым названием этих устройств может быть - "Троичный трёхбитный триггер".095 Одного слова "трёхбитный" в названии этих устройств недостаточно, так как трёхбитными являются: обычный двоичный трёхразрядный код, трёхбитный код Грея ( http://ru.wikipedia.org/wiki/Код_Грея ) и другие трёхбитные коды.
В вышеописанных устройствах применяется трёхбитный код в котором только одна единица (в прямом) или только один ноль (в инверсном).
Слово "одноединичный" опишет часть устройств работающих в прямом коде, слово "однонулевой" опишет часть устройств работающих в инверсном коде, а каким словом описать троичный трёхбитный триггер на трёх мажоритарных клапанах с инверсией, который работает и в прямом (одноединичном) коде и в инверсном (однонулевом) коде или все эти устройства вместе взятые - пока неизвестно.097 Вероятно, что название "троичный трёхбитный однозначный триггер (код)" включает и "трёхбитный одноединичный" код (1,0,0; 0,1,0; 0,0,1) и "трёхбитный однонулевой" код (0,1,1; 1,0,1; 1,1,0).
099 Так как троичные двухуровневые трёхбитные триггеры могут работать и в трёхбитном режиме и в двухбитном режиме (с одним отключенным выходом) и состоят всего из трёх логических элементов, то они несомненно превосходят троичный двухуровневый двухбитный триггер "Прототип троичного триггера на двоичной элементной базе", описанный в "Аппаратной части" и в разделе "Материалы" в подразделе "Статьи" под названием "Троичный триггер на двоичных логических элементах".
101 А можно подробне про «в двухбитном режиме (с одним отключенным выходом)»?
102 Комтринации на выходе троичных двухуровневых трёхбитных триггеров, работающих в прямом коде:
Q(100)
Q(010)
Q(001)
если отключить один из выходов, например крайний правый, то получим следующие комбинации на оставшихся двух выходах:
Q(10)
Q(01)
Q(00)
которые полностью соответствуют комбинациям на выходе троичного двухуровневого двухбитного триггера.
Аналогично можно рассмотреть и случай отключения (обрыва) среднего выхода:
Q(10)
Q(00)
Q(01)
все три комбинации соответствуют трём комбинациям на выходе троичного двухуровневого двухбитного триггера,
и случай отключения (обрыва) крайнего левого выхода:
Q(00)
Q(10)
Q(01)
все три комбинации соответствуют трём комбинациям на выходе троичного двухуровневого двухбитного триггера.
Аналогично можно рассмотреть и троичные двухуровневые трёхбитные триггеры работающие в инверсном коде.
Таким образом, троичный двухуровневые трёхбитные триггеры могут работать и в трёхбитном режиме и в двухбитном режиме, что повышает надёжность работы этого устройства. В случае обрыва одного из трёх выходов в устройствах на основе этих триггеров можно перейти с трёхбитного режима работы на двухбитный режим работы, что повышает надёжность устройств на основе троичных двухуровневых трёхбитных триггеров.104 Как понимать отключить выход?
Опишите подробнее про подключение,
а лучше нарисуйте, пусть даже искизно.
Сколько входов у данной схемы?
Выходов я понимаю 2?
Вы описали состояние выходов, а какое состояние входов было,
и прия этом схема работает как триггер?105 Для простоты рассмотрим троичный двухуровневый трёхбитный триггер на трёх мажоритарных клапанах (схема в блоке 082, стр. 6) у которого отключен (не используется) выход Q2.
Тогда у данной схемы три входа и два выхода.
Вход S0 соответствует входу S+,
вход S1 соответствует входу S-,
вход S2 соответствует входу R,
выход Q0 cоответствует выходу Q+,
выход Q1 соответствует выходу Q-.
Три "0" на трёх входах является режимом хранения.
Подача "1" на вход S0 устанавливает триггер в состояние
Q(100), что без Q2 является Q(10),
подача "1" на вход S1 устанавливает триггер в состояние
Q(010), что без Q2 является Q(01),
подача "1" на вход S2 устанавливает триггер в состояние
Q(001), что без Q2 является Q(00).
Таким образом троичный двухуровневый трёхбитный триггер на трёх трёхвходовых мажоритарных клапанах с неиспользуемым (отключенным) выходм Q2, имеет все состояния "Прототипа троичного триггера на двоичной элементной базе" (троичного двухуровневого двухбитного триггера) и может его заменить во всех устройствах, при этом он состоит всего из трёх логических элементов вместо девяти.106 Вы думаете, что если у него стало 2 выхода, то он стал лучше?
Это теперь не триггер а преобразователь из одного кода в другой.
Как триггер он уже не согласуется с другими трехбитными устройствами.107 Каким он был, таким он и остался. Остались и все три выхода, один из которых в двухбитном (троичном) режиме не используется, но применение этого триггера в трёхбитном (троичном) режиме лучше двухбитного (троичного) режима и однобитного (двоичного) режима, в котором не используются два из трёх выходов.
Триггер остаётся триггером, который может выполнять и функцию преобразователя из одного кода в другой.
В двухбитном режиме этот триггер согласуется с другими трёхбитными устройствами.
108 Каким он был, таким он и остался. Остались и все три выхода, один из которых в двухбитном (троичном) режиме не используется, но применение этого триггера в трёхбитном (троичном) режиме лучше двухбитного (троичного) режима и однобитного (двоичного) режима, в котором не используются два из трёх выходов.
Триггер остаётся триггером, который может выполнять и функцию преобразователя из одного кода в другой.
В двухбитном режиме этот триггер согласуется с другими трёхбитными устройствами.
100 По этой же причине троичные двухуровневые трёхбитные триггеры обладают повышенной надёжностью, так как в случае обрыва одного из выходных проводников можно перейти с трёхбитного режима работы на двухбитный режим работы.
103 В случае отключения (обрыва) двух из трёх выходов троичные двухуровневые трёхбитные триггеры можно переключить в однобитный режим работы как в обычной двоичной системе, что ещё более повышает надёжность устройств на основе троичных двухуровневых трёхбитных триггеров.
109 Проверьте схему:
http://trinary.ru/discussions/46/5#opinion103110 Схема соответствует схеме троичного двухуровневого трёхбитного триггера на трёх логических элементах "3ИЛИ-НЕ" (триггер А.П.Стахова), который работает в одноединичном трёхбитном коде и переключается подачей двух единиц на два входа разрядов, которые нужно переключить в ноль, при этом третий разряд устанавливается в единицу автоматически. После снятия единиц на всех трёх входах - нули, триггер остаётся в установленном состоянии, это - режим хранения.
111 Просьба к Александру.
Если это не очень трудно, прошу Вас перенести схему троичного двухуровневого трёхбитного триггера на трёх мажоритарных клапанах из мнений, блок 082 стр.6, в текст заметки.127 Одна из разновидностей трёхбитного троичного триггера с несколько усложнёнными схемами управления опубликован под названием "Ячейка памяти для буферного регистра" в патенте "SU661606 Memory cell for buffer register" А.И.Бахштаб, В.И.Варшавский, В.Б.Мараховский, В.А.Песчанский, Л.Я.Розенблюм, Н.А.Стародубцев и Б.С.Цирлин http://dxdy.ru/topic1670-15.html.
128 Упрощённая схема трёхбитного троичного триггера из патента "SU661606 Memory cell for buffer register" А.И.Бахштаб, В.И.Варшавский, В.Б.Мараховский, В.А.Песчанский, Л.Я.Розенблюм, Н.А.Стародубцев и Б.С.Цирлин.
130 Упрощённая схема трёхбитного троичного триггера из патента "SU661606 Memory cell for buffer register" А.И.Бахштаб, В.И.Варшавский, В.Б.Мараховский, В.А.Песчанский, Л.Я.Розенблюм, Н.А.Стародубцев и Б.С.Цирлин.
146 
Проверка модели схемы на трёх эквивалентах мажоритарных клапанов с инверсией (на трёх логических элементах 2И и одном логическом элементе 3ИЛИ-НЕ каждый) в логическом симуляторе в реальном времени - Atanua http://www.rlocman.ru/shem/schematics.html?di=46686 показала, что внутри схемы, при всех внешних сигналах управления, возникают внутренние "гонки" (генерация), т.е. приведённая схема на трёх мажоритарных клапанах с инверсией является не триггером, а генератором.
Из этого следует, что все устройства с применением этой схемы опубликованные в разделе "Аппаратная часть" заявленными устройствами не являются. Приложение: снимок модели схемы на трёх мажоритарных клапанах с инверсией с явлением внутренних "гонок" (генерации).147 Спасибо за наводку на Atanua
148 Вывод: так как макет собранного устройства работал, то элементы на транзисторах КТ315 с одним резистором в коллекторной цепи и тремя резисторами в цепи базы были или логическими элементами 3ИЛИ-НЕ или логическими элементами 3И-НЕ.
149 .JPG?1294144517)
На рисунке справа приведена модель логического элемента 3ИЛИ-НЕ на одном транзисторе, а слева приведена модель троичного двухуровневого триггера на трёх транзисторах (на трёх логических элементах 3ИЛИ-НЕ).
Модели, соответствующие первоначальному макету, были собраны и проверены в симуляторе схем Circuit Simulator v1.5n www.falstad.com/circuit/index.html
Более подробное описание приведено на странице http://knol.google.com/k/%D0%B0%D0%BD%D0%B4%D1%80%D0%B5%D0%B9-%D0%BA%D1%83%D0%BB%D0%B8%D0%BA%D0%BE%D0%B2/%D1%82%D1%80%D0%BE%D0%B8%D1%87%D0%BD%D1%8B%D0%B9-%D0%B4%D0%B2%D1%83%D1%85%D1%83%D1%80%D0%BE%D0%B2%D0%BD%D0%B5%D0%B2%D1%8B%D0%B9-%D1%82%D1%80%D0%B8%D0%B3%D0%B3%D0%B5%D1%80/209nqpp00go3k/194#
История сообщений
2011
4 января
2010
8 июня
3 июня
2 июня
2009
15 июля
14 июля
13 июля
6 июля
4 июля
1 июля
- Андрей Куликов
- Андрей Куликов
- Андрей Куликов
- Андрей Куликов
- Андрей Куликов
- Андрей Куликов
- Андрей Куликов
- Андрей Куликов
- Андрей Куликов
- Андрей Куликов
- Андрей Куликов
5 июня
4 июня
3 июня
2 июня
1 июня
26 марта
19 марта
7 марта
6 марта
5 марта
26 февраля
25 февраля
20 февраля
2010
6 июня
2009
2 февраля
30 января
29 января
28 января
2008
31 декабря
30 декабря
- Андрей Куликов
- Бармалейкин
- Андрей Куликов
- Alexander Obukhov
- Alexander Obukhov
- Андрей Куликов
- Бармалейкин
- Alexander Obukhov
- Alexander Obukhov
29 декабря
28 декабря
- Бармалейкин
- Alexander Obukhov
- Alexander Obukhov
- Андрей Куликов
- Serg
- Андрей Куликов
- Alexander Obukhov
- Naty
27 декабря
25 декабря
29 ноября
19 декабря
29 ноября
19 декабря
16 декабря
15 декабря
14 декабря
13 декабря
11 декабря
- Андрей Куликов
- Serg
- Андрей Куликов
- Alexander Obukhov
- Андрей Куликов
- Alexander Obukhov
- Андрей Куликов
- Андрей Куликов
- Alexander Obukhov