Архив→Аппаратная часть→N-разрядные троичные двухуровневые трёхбитные нереверсивные регистры сдвига без предустановочных входов
На основе статического синхронного троичного двухуровневого D-триггера (http://trinary.ru/discussions/51 Статический синхронный троичный двухуровневый D-триггер) относительно просто строятся N-разрядные нереверсивные регистры сдвига без предустановочных входов. Для этого берутся N статических синхронных троичных двухуровневых D-триггера, выходы предыдущих триггеров Q0, Q1 и Q2 соединяются со входами последующих триггеров D0, D1 и D2, входы C всех триггеров объединяются в один вход на который подаётся потенциальный сигнал сдвига. Входной троичный код подаётся на входы D0, D1 и D2 первого триггера, выходные сигналы снимаются с выходов Q0, Q1 и Q2 или всех триггеров, или с выходов только последнего триггера.
Андрей Куликов,
Мнения
001 Как и двоичные регистры сдвига, троичные регистры сдвига являются преобразователями последовательного троичного кода в параллельный троичный код.
При подаче на тактовый вход - C n тактовых импульсов в регистр записывается n-разрядов троичного трёхбитного кода. На выходах Q0, Q1 и Q2 всех триггеров появляется параллельный троичный трёхбитный код.002 Схема N-разрядного трёхбитного троичного нереверсивного регистра сдвига без предустановочных входов.
003 На снимке приведена схема модели троичного 3-х тритного (3-х разрядного) нереверсивного регистра сдвига без предустановочных входов на двухступенчатых (MS, Master-Slave) троичных D-триггерах в трёхбитной системе троичных логических элементов в логическом симуляторе Atanua http://sol.gfxile.net/atanua/
Файл с моделью 3-х разрядного нереверсивного регистра сдвига без предустановочных входов в логическом симуляторе Atanua можно скачать со страницы http://andserkul.narod2.ru/troichnie_registri/004 
Снимок