Архив→Аппаратная часть→Реверсивные N-разрядные троичные двухуровневые одноединичные трёхбитные регистры сдвига без предустановочных входов
Из нереверсивного N-разрядного троичного двухуровневого одноединичного трёхбитного регистра сдвига без предустановочных входов http://trinary.ru/discussions/75 относительно просто построить реверсивный. Для этого на каждый из трёх входов S0, S1 и S2 каждого триггера нужно поставить мультиплексор 2 в 1. Выходы Out всех мультиплексоров соединяют со входами S0, S1 и S2 всех триггеров. Первые входы A каждой триады мультиплексоров соединяют с выходами Q0, Q1 и Q2 предыдущего триггера или (для первого триггера) с последовательными входами регистра, вторые входы B каждой триады мультиплексоров соединяют с выходами Q0, Q1 и Q2 следующего триггера или (для последнего триггера) с последовательными выходами регистра.
Линии включения первых входов VA мультиплексоров объединяют в одну линию включения прямого сдвига. Линии включения вторых входов VB мультиплексоров объединяют в одну линию включения реверсивного сдвига.
Так как все мультиплексоры одинаковые, то достаточно рассмотреть схему одного мультиплексора 2 в 1. В работе http://digital.sibsutis.ru/digital/MS.htm на рис.2 приведена схема мультиплексора 3 в 1. В отличие от схемы мультиплексора 3 в 1 схема мультиплексора 2 в 1 состоит из двух двухвходовых логических элементов 2И и одного двухвходового логического элемента 2ИЛИ и имеет два входа A и B для переключаемых цифровых сигналов и два входа VA и VB для сигналов управления переключением входов A и B.
Андрей Куликов,
Мнения
001 По вине автора в описании реверсивного регистра сдвига была допущена ошибка. В D-триггерах без предустановочных входов (S0, S1 и S2) есть только входы данных (D0, D1 и D2), поэтому второе и третье предложение должны быть следующими:
" Для этого на каждый из трёх входов D0, D1 и D2 каждого триггера нужно поставить мультиплексор 2 в 1. Выходы Out всех мультиплексоров соединяют со входами D0, D1 и D2 всех триггеров." Прошу прощения за допущенную по моей вине ошибку.
002 Схема реверсивного N-разрядного трёхбитного троичного регистра сдвига без предустановочных входов.
003 
На снимке приведена схема модели троичного 3-х тритного (3-х разрядного) реверсивного кольцевого регистра сдвига без предустановочных входов в трёхбитной одноединичной системе троичных логических элементов в логическом симуляторе Atanua http://sol.gfxile.net/atanua/
Файл с моделью троичного 3-х тритного (3-х разрядного) реверсивного кольцевого регистра сдвига без предустановочных входов в трёхбитной одноединичной системе троичных логических элементов в логическом симуляторе Atanua можно скачать со страницы http://andserkul.narod2.ru/troichnie_registri/