Архив→Аппаратная часть→Трочная ячейка динамической памяти (троичная DRAM).
Троичная ячейка динамической памяти может быть построена подобно двоичной ячейке динамической памяти http://ru.wikipedia.org/wiki/DRAM, но с двумя комплементарными транзисторами, включенными последовательно, как в КМОП инверторах, и с зарядом конденсатора положительным и отрицательным напряжением. Три напряжения - положительное, отрицательное и ноль соответствуют трём состояниям ячейки троичной динамической памяти (троичной DRAM, TDRAM).
В схемах считывания вместо одного компаратора, как в двоичной DRAM, который делит весь диапазон напряжений на две части, должны быть два компаратора, которые делят весь диапазон напряжений на три части.
Схемы записи-регенерации должны подключать к конденсатору положительное напряжение, для установки ячейки в "1", землю, для установки ячейки в "0", и отрицательное напряжение, для установки ячейки в "-1".
Такая троичная DRAM содержит вдвое большее число транзисторов, что увеличивает затраты и делает её дороже, чем обычная двоичная DRAM, но в троичной DRAM увеличивается ёмкость, что уменьшает удельные затраты и делает её дешевле, чем обычная двоичная DRAM.
В непозиционной унарной троичной системе счисления ёмкость троичной DRAM увеличивается в 1,5 раза.
В позиционной троичной системе счисления ёмкость троичной DRAM увеличивается значительно больше, чем в непозиционной унарной троичной системе счисления.
Андрей Куликов,
Мнения
001 Схема одной ячейки троичной динамической памяти (TDRAM).
002 Для записи "1" транзистор Т1 подключается к шине "+U".
Для записи "-1" транзистор Т2 подключается к шине "-U".
Для записи "0" оба транзистора или один из двух подключаются к шине "0".
Для чтения оба транзистора или один из двух подключаются к двум компараторам, которые делят весь диапазон напряжений на три части, соответствующие "1", "0" и "-1".
003 Теоретически возможна троичная ячейка троичной динамической памяти (TDRAM) и с одним транзистором, который может работать и с положительными и с отрицательными напряжениями.
В этом случае при небольших дополнительных затратах на схемы записи-чтения ёмкость троичной DRAM в непозиционной троичной системе счисления увеличится в 1,5 раза, а в позиционной троичной системе счисления значительно больше, что зависит от принятой в конкретной эвм разрядности.004 Схема одной ячейки троичной динамической памяти (TDRAM) с одним транзистором на ячейку.
005 Мысль о троичной ячейке троичной оперативной динамической памяти с тремя состояниями "заряжено-разряжено-заряжено с обратной полярностью" была предложена Serg'ом в блоке 053 обсуждения http://trinary.ru/discussions/19/6 Троичный двухуровневый триггер.
006 Троичную динамическую память (TDRAM) с однотранзисторным элементом можно подключать к обычным двоичным эвм, что при незначительных дополнительных затратах увеличит ёмкость памяти DRAM в непозиционной троичной системе счисления в 1,5 раза (на 50%). Для этого потребуются аппаратные преобразователи из троичного трёхуровневого кода в двоичный и из двоичного кода в трёхуровневый троичный код.
007 В позиционной троичной системе счисления увеличение объёма динамической памяти будет ещё больше.
008 Блок-схема модуля DRAM 4x4 из http://ru.wikipedia.org/wiki/DRAM, доработанного для записи, регенерации и чтения трёхуровневых тритов.
009 Двоичные части блоков LATCH и DATA SELECTOR (4 TO 1 MUX) дорабатывается до троичной трёхуровневой.
После доработки ёмкость модуля с 4*4*2=32 унарных единиц увеличивается до 4*4*3=48 унарных единиц, т.е. в 48/32=1,5 раза.
010 В показательных позиционных системах счисления ёмкость модуля DRAM 4x4 увеличится с 4-х 4-х битных чисел равных 4*4бита=4*2^4=4*16=64 кодам до 4-х 4-х тритных чисел равных 4*4трита=4*3^4=4*81=324 кодам, т.е. в 324/64=5,0625 раз (более чем на 400%). При увеличении разрядности модуля DRAM увеличение ёмкости в показательных позиционных системах счисления будет ещё больше.
Примеры:
1. При ёмкости модуля DRAM 4x8 ёмкость модуля DRAM 4x8
увеличится с 4-х 8-ми битных чисел равных 4*8битов=4*2^8=4*256=1 024 кодам до 4-х 8-ми тритных чисел равных 4*8тритов=4*3^8=4*6 561=26 244 кодам, т.е. в 26 244/1 024=25,6 раз (на 2 460%).
2. При ёмкости модуля DRAM 4х16 ёмкость модуля DRAM 4x16 увеличится с 4-х 16-ти битных чисел равных 4*2^16=
4*2^16=4*65 536=262 144 кодам до 4-х 16-ти тритных чисел равных 4*3^16=4*43 046 721=172 186 884 кодам, т.е. в 172 186 884/262 144=657 раз (на 65 600%).
3. При ёмкости модуля DRAM 4x32 ёмкость модуля DRAM 4x32 увеличится с 4-х 32-х битных чисел равных 4*2^32=4*4 294 967 296=17 179 869 184 кодам до 4-х 32-х тритных чисел равных 4*3^32=4*1 853 020 188 851 841= 7 412 080 755 407 364 кодам, т.е. в 7 412 080 755 407 364/17 179 869 184=4 314 393 раз (на 431 439 200%).011 По вине автора в блоке 10 обсуждения были допущены ошибки в формулах и числах.
Исправленный текст приведён ниже.
Ёмкость модуля DRAM 4x4 увеличится с 4*4=16 однобитных кодов (чисел) равных 2^16=65 536 кодам до 4*4=16 однотритных кодов (чисел) равных 3^16=43 046 721 кодам, т.е. в 3^16/2^16=656,84... раз (более чем на 65 684%). При увеличении разрядности модуля DRAM увеличение ёмкости модуля будет ещё больше.
Примеры:
1. При ёмкости модуля DRAM 4x8 ёмкость модуля увеличится от ёмкости 4*8=32 битного кода (числа) равной 2^32=4 294 967 296 кодов (чисел) до ёмкости 32 тритного кода (числа) равной 3^32=1 853 020 188 851 841 кодов (чисел), т.е. в 3^32/2^32=431 439,88... раз (на 43 143 988%).
2. При ёмкости модуля DRAM 4х16 ёмкость модуля увеличится с 4*16=64 битного кода (числа) равного 2^64=18 446 744 073 709 551 616 кодам до 4*16=64 тритного кода (числа) равного 3^64=3 433 683 820 292 512 484 657 849 089 281 кодам, т.е. в 3^64/2^64=186 140 372 879,47... раз (на 18 614 037 287 947%).
3. При ёмкости модуля DRAM 4x32 ёмкость модуля увеличится с ёмкости 4*32=128 битного кода (числа) равного 2^128=3,40...*10^(+38) до ёмкости 4*32=128 тритного числа (кода) равного 3^128=1,17...*10^(+61), т.е. в 3^128/2^128=34 648 238 415 709 404 475 119,89... раз (на 3 464 823 841 570 940 447 511 989%).012 При переходе от двоичной DRAM к троичной DRAM ёмкость модуля в непозиционной системе счисления увеличивается в 1,5 раза, при этом помехоустойчивость уменьшается в 2 раза, итого: полезность=1,5/2=0,75, т.е. уменьшается на 25%.
013 
В прикреплённом файле приведён снимок модели модуля троичной трёхуровневой (медленной) DRAM (TTDRAM) 4x4Трита в симуляторе схем Circuit Simulator v1.5n
Ёмкость модуля увеличилась с 4x4Бита = 2^16 = 65 536кодов(чисел) до 4x4Трита = 3^16 = 43 046 721кода(числа), т.е. в 43 046 721/65 536 = 656,... раз (на 6 568,...%). При увеличении числа элементарных ячеек (строк и колонок) ёмкость модуля увеличивается в ещё большее число раз (на ещё большее число %).
Испытания модели показали её работоспособность.
Более подробное описание троичной трёхуровневой (медленной) DRAM находится на странице http://knol.google.com/k/%D0%B0%D0%BD%D0%B4%D1%80%D0%B5%D0%B9-%D0%BA%D1%83%D0%BB%D0%B8%D0%BA%D0%BE%D0%B2/%D1%82%D1%80%D0%BE%D0%B8%D1%87%D0%BD%D0%B0%D1%8F-dram/209nqpp00go3k/20#view014 В прикреплённом файле приведён снимок модели модуля троичной трёхуровневой (медленной) DRAM (TTDRAM) 5x5 Тритов в симуляторе схем Circuit Simulator v1.5n
При переходе от двухуровневой двоичной к трёхуровневой троичной системе ёмкость модуля увеличилась с 2^25 = 33 554 432 кодов до 3^25 = 847 288 609 443, т.е. в 3^25/2^25 = 847 288 609 443/33 554 432 = 25 251,... раз (на 252 511,...%).
При увеличении числа элементарных ячеек (строк и колонок) ёмкость модуля увеличивается в ещё большее число раз (на ещё большее число %).
Испытания модели показали её работоспособность.
Более подробное описание троичной трёхуровневой (медленной) DRAM и код модели находятся на странице http://knol.google.com/k/%D0%B0%D0%BD%D0%B4%D1%80%D0%B5%D0%B9-%D0%BA%D1%83%D0%BB%D0%B8%D0%BA%D0%BE%D0%B2/%D1%82%D1%80%D0%BE%D0%B8%D1%87%D0%BD%D0%B0%D1%8F-dram/209nqpp00go3k/20#view015 
Снимок модели
016 
В прикреплённом файле приведён снимок модели модуля троичной трёхуровневой (медленной) DRAM (TTDRAM) 6x6 Тритов в симуляторе схем Circuit Simulator v1.5n
При переходе от двоичной двухуровневой к троичной трёхуровневой системе ёмкость модуля увеличилась с 2^36 = 68 719 476 736 кодов до 3^36 = 150 094 635 296 999 121 кода, т.е. в 3^36/2^36 = 150 094 635 296 999 121/68 719 476 736 = 2 184 164,4... раз (на 21 841 644,...%).
При дальнейшем увеличении числа элементарных ячеек (строк и колонок) ёмкость модуля увеличивается в ещё большее число раз (на ещё большее число %).
Испытания модели показали её работоспособность.
Более подробное описание троичной трёхуровневой (медленной) DRAM и код модели находятся на странице http://knol.google.com/k/%D0%B0%D0%BD%D0%B4%D1%80%D0%B5%D0%B9-%D0%BA%D1%83%D0%BB%D0%B8%D0%BA%D0%BE%D0%B2/%D1%82%D1%80%D0%BE%D0%B8%D1%87%D0%BD%D0%B0%D1%8F-dram/209nqpp00go3k/20#view